Синтезировать операционный автомат I-типа. Формула: где – это значение вычисляемое в текущем цикле ввода аргументов. i – номер цикла. a и b –константы. Разрядность данных 12. Разложим в ряд формулу ln :
Данный ряд сходится в промежутке от -1 до 1
Проанализируем графики зависимости аргумента от значения функции
для 15-ти членов
для 55
выбираем 56 членов ряда для расчета т.к. при данном количестве слагаемых вычисления дают удовлетворительную точность и хватает выбранной разрядной сетке.
Алгоритм работы операционного автомата
Регистры, используемые для построения ГСА
Регистры Назначение регистров RG A [11, 0] Переменная А – числитель слагаемого ряда (1-Х)n RG B [11, 0] Переменная B – слагаемое ряда (1-Х)n/n RG C [11, 0] Вспомогательный регистр RG D [11, 0] Вспомогательный регистр RG Cn [11, 0] Счетчик слагаемых ряда RG Sm [11, 0] Регистр результата RG X [11, 0] Переменная Х – вспомогательный регистр RG CR [4, 0] Счетчик разрядов регистра
Регистры A, B, C, D, X, Cn, Sm имеют формат
1 этап.Cоставление списка микрокоманд
Выпишем используемые микрокоманды: y1) RG A [11,0]:= A y2) RG B[11,0] := B y3) RG X [11,0]:= RG A [11,0]+RG B [11,0] y4) RG D [11,0]:= RG X y5) RG C [11,0]:= RG X y6) RG C [11,0] := R4( RG C [11,0]) y7) RG D [11,0] := R4( RG D [11,0]) y8) RG CR [4,0] := 0 y9) RG X [11,0]:= RG X[11,0]+RG C[11,0] y10) RG C [11,0]:= L1(RG C [11,0]) y11) RG CR [4,0]:= RG CR [4,0] + 1 y12) RG D [11,0]:= R1(RG D[11,0]) y13) RG Cn[11,0] := 1 y14) RG Sm [11,0]:= 0 y15) RG A [11,0]:= 1-RG X[11,0] = 1+¬ RG X [11,0] +1 = ¬ RG X [11,0] + 2 y16) RG X [11,0] := RG A [11,0] y17) RG D[11,0] := RG A[11,0] – RG Cn[11,0] y18) RG D [8,0]:= L1(RG D [8,0]) y19) RG D [11,0]:= RG D [11,0]+RG Cn [11,0] y20) RG D [11,0]:= RG D [11,0] - RG Cn[11,0] y21) RG B [0]:= ¬RG D [8] y22) RG B [8,0]:= L1(RG B [8,0]) y23) RG B [11]:= RG A[11] RG Cn[11] y24) RG B [11,0]:= ¬RG B [11,0] y25) RG Sm[11,0]:=RG Sm[11,0]+RG B[11,0] y26) RG Sm[11,0]:=RG Sm[11,0] - RG B[11,0] y27) RG Cn [11,0]:= RG Cn [11,0] + 1 y28) RG C [11,0]:= RG A [11,0] y29) RG A [11,0]:= 0 y30) RG A [11,0]:= RG A[11,0]+RG C[11,0]
2 этап. Разбиваем множество микрокоманд на два подмножества
1. Распределим регистры по шинам. Для этого составим таблицу: ym Содержание микрокоманды ШД1 ШД2 Y3 RG X [11,0]:= RG A [11,0]+RG B [11,0] RG A [11,0] RG B [11,0] Y9 RG X [11,0]:= RG X[11,0]+RG C[11,0] RG X [11,0] RG C [11,0] Y17 RG D[11,0] := RG A[11,0] + RG Cn[11,0]+1 RG A [11,0] RG Cn [11,0] Y19 RG D [11,0]:= RG D [11,0]+RG Cn [11,0] RG D [11,0] RG Cn [11,0] Y20 RG D [11,0]:= RG D [11,0] + RG Cn[11,0]+1 RG D [11,0] RG Cn [11,0] Y25 RG Sm[11,0]:=RG Sm[11,0] + RG B[11,0]+1 RG Sm[11,0] RG B[11,0] Y26 RG Sm[11,0]:=RG Sm[11,0] + RG B[11,0]+1 RG Sm[11,0] RG B[11,0] Y29 RG A [11,0]:= RG A[11,0]+RG C[11,0] RG A [11,0] RG C [11,0] Y30 RG A [11,0]:= RG A[11,0]+RG C[11,0] RG A [11,0] RG C[11,0]
ym Содержание микрокоманды ШД3 Y1 RG A [11,0]:= A RG A [11,0] Y2 RG B[11,0] := B RG B [11,0] Y4 RG D [11,0]:= RG X RG D [11,0] Y5 RG C [11,0]:= RG X RG C [11,0] Y6 RG C [11,0] := R4( RG C [11,0]) RG C [11,0] Y7 RG D [11,0] := R4( RG D [11,0]) RG D [11,0] Y8 RG CR [4,0] := 0 RG CR [4,0] Y10 RG C [11,0]:= L1(RG C [11,0]) RG C [11,0] Y11 RG CR [4,0]:= RG CR [4,0] + 1 RG CR [4,0] Y12 RG D [11,0]:= R1(RG D[11,0]) RG D [11,0] Y13 RG Cn[11,0] := 1 RG Cn[11,0] Y14 RG Sm [11,0]:= 0 RG Sm [11,0] Y15 RG A [11,0]:= ¬ RG X [11,0] + 2 RG A [11,0] Y16 RG X [11,0] := RG A [11,0] RG X [11,0] Y18 RG D [8,0]:= L1(RG D [8,0]) RG D [8,0] Y21 RG B [0]:= ¬RG D [8] RG B [0] Y22 RG B [8,0]:= L1(RG B [8,0]) RG B [8,0] Y23 RG B [11]:= RG A[11] RG Cn[11] RG B [11] Y24 RG B [11,0]:= ¬RG B [11,0] RG B [11,0] Y27 RG Cn [11,0]:= RG Cn [11,0] + 1 RG Cn [11,0] Y28 RG C [11,0]:= RG A [11,0] RG C [11,0]
3- этап. Определяем формат слов шины данных. ШД1- RG A [11,0]; RG X [11,0]; RG D [11,0]; RG Sm[11,0]; ШД2- RG B [11,0]; RG C [11,0]; RG Cn [11,0]; ШД3- RG A [11,0]; RG B [11,0]; RG D [11,0]; RG C [11,0]; RG CR [4,0]; RG Cn[11,0]; RG Sm [11,0]; RG X [11,0];
k ШД1-11 ШД2-11 ШД3-11
4-этап.Составляем список операторов, реализуемых схемами АЛУ1 АЛУ2
Источник операндов Сигнал управления ШД1 ШД2 ШД3 aij RG A aA RG X aX RG D aD RG Sm aSm RG A cA RG B cB RG D cD RG C cC RG CR cCR RG X cX RG Cn cCn RG Sm cSm RG B bB RG C bC RG Cn bCn Приёмник результата Сигнал управления D1 RG A dA D1 RG X dX D1 RG D dD D1 RG Sm dSm
D2 RG B eB D2 RG C eC D2 RG Cn eCn D2 RG A eA D2 RG D eD D2 RG CR eCR D2 RG X eX D2 RG Sm eSm
5 этап.Составляем таблицу кодирования микрокоманд сигналами управления
ym ai bj ck dq eu s y1 cA eA 3 y2 cB eB 3 y3 aA bB dA 1 y4 cD eD 3 y5 cC eC 3 y6 cC eC 4 y7 cD eD 4 y8 cCR eCR 5 y9 aX bC dX 1 y10 cC eC 6 y11 cCR eCR 7 y12 cD eD 8 y13 cCn eCn 3 y14 cSm eSm 5 y15 cA eA 10 y16 cX eX 3 y17 aA bCn dA 2 y18 cD eD 9 y19 aD bCn dD 1 Y20 aD bCn dD 2 Y21 cB eB 11 Y22 cB eB 9 Y23 cB eB 12 Y24 cB eB 11 Y25 aSm bB dSm 2 Y26 aSm bB dSm 2 Y27 cCn eCn 13 Y28 cC eC 3 Y29 aA bC dA 1 Y30 aA bC dA 1
8-этап. Построение схем АЛУ на основе обобщенных операторов.
Литература 1. Кобяк И.П. Процессоры компьютерных систем. Синтез операционных автоматов: Метод. пособие по курсовому и дипломному проектированию по ТиП ЭВМ и СиФО ЭВМ для студентов специальности 40 02 01 «Вычислительные машины, системы и сети» Дневной формы обучения/ И.П. Кобяк. - Мн.: БГУИ Г.И. Структура электронных вычислительных машин
