Учреждение образования «БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ»
Факультет заочного обучения Кафедра радиотехнических систем
Контрольная работа по дисциплине: «ЦИФРОВЫЕ И МИКРОПРОЦЕССОРНЫЕ УСТРОЙСТВА» (вариант 19)
Выполнил: Студент гр. 800102 Проверил: Левкович В.Н. специальности РТ Оценка: ________________ _______________________ (роспись) _______________________ (дата)
Домашний адрес:
Минск 2011 19. Асинхронный RS-триггер на логических элементах И-НЕ, структурный синтез, таблица переключений, временные диаграммы работы.
RS-триггеры являются наиболее простыми и используются в качестве запоминающих ячеек, а также при построении других более сложных типов триггеров. В стандартных сериях цифровых микросхем RS-триггеры обозначаются буквами ТР. Асинхронный RS-триггер в своей структуре имеет два информационных входа – установки в единичное (S) и нулевое ® состояния, а также два выхода Q и Q. Реализуются на логических элементах ИЛИ-НЕ либо И-НЕ, которые характеризуются активными и пассивными логическими уровнями. Для элементов ИЛИ-НЕ активным уровнем является логическая 1, а пассивным – логический 0. Для элементов И-НЕ активным уровнем является логический 0, а пассивным – логическая 1. Активный логический уровень, действующий на входе логического элемента, однозначно определяет уровень выходного сигнала независимо от уровней на других входах. Пассивный логический уровень, действующий на входе логического элемента, не приводит к изменению логического уровня на его выходе. Одновременная подача активных уровней на информационные входы RS-триггера не допускается, так как состояние триггера в этом случае становится неопределенным. Работа RS- триггера описывается, как и любого элементарного автомата, таблицами переключений (таблицами истинности), картами Карно, логически- ми уравнениями. Составим полную таблицу переключений (табл. 1) для асинхронного RS-триггера, отражающую режимы работы и функциональную зависимость входных и выходных переменных:
Q+=f(S,R,Q), (1)
где Q – выходной сигнал триггера в исходном состоянии, Q+ – выходной сигнал триггера после его перехода в новое состояние, R, S – информационные входы.
Таблица иллюстрирует переход значений выходного сигнала Q->Q+ при воздействии на входе информационных сигналов S и R, поэтому ее называют также таблицей переходов. Из табл. 1 следует, что на двух входах RS-триггера возможны четыре комбинации выходных сигналов. При S=0 и R=0 триггер сохраняет предыдущее состояние (Q+=Q), это функциональное свойство позволяет реализовать на RS-триггере элементарную ячейку памяти. Если S=0 и R=1, то триггер устанавливается в нулевое состояние (Q+=0), при S=1 и R=0 – в единичное состояние (Q+=1). Состояние RS-триггера при S=1 и R=1 является неопределенным, поскольку триггер после воздействия на входе активных уровней сигнала может равновероятно перейти как в нулевое, так и единичное состояние. В этом случае и функция (1) является не полностью определенной, так как определяется не для всех наборов входных переменных. В табл. 1 переключений триггера неопределенные состояния отмечены знаком x. При минимизации не полностью определенных функций будем доопределять на наборах 110 и 111 значения Q=0 и Q=1 сочетаниями нулей и единиц: 00, 11, 01,10, которые на картах Карно будем отмечать соответственно: x0x0,x1x1,x0x1,x1x0. В этом случае при минимизации табл. 1 методом карт Карно получим в зависимости от выбранной элементной базы четыре типа асинхронных триггеров с различными структурами и функциональными возможностями: RS-триггер, S R-триггер, E-триггер, JK-триггер. Следует отметить, что если заменить в табл. 1 на наборах 110 и 111 неопределенные состояния для Q=0 и Q=1 соответственно значениями x0x1, то можно осуществить логический синтез триггера, который при входных сигналах S=1 и R=1 будет работать в режиме хранения информации. Однако из-за сложной схемы управления такой тип триггера, получивший название E-триггера, на практике не применяется, а анализ его работы имеет смысл проводить лишь в учебных целях. Асинхронный SR-триггер на элементах И-НЕ. Данный триггер выполняется на двух элементах И-НЕ и имеет инверсные входы, поэтому R и S отмечаются знаками инверсий. Такой тип триггера называется асинхронным SR-триггером с инверсными входами. Для элемента И-НЕ активным уровнем является логический 0, следовательно, переключение триггера будет осуществляться нулевыми входными сигналами, которые устанавливают выходы логических элементов И-НЕ в единичное состояние. Это обстоятельство будем учитывать при синтезе SR-триггера на элементах И-НЕ. Составим по табл. 1 карту Карно, заменив в ней неопределенные состояния значениями x1x1, и запишем логическое уравнение, которое определяет принцип функционирования асинхронного SR-триггера:
(2)
На рис. 1. а, б, в показаны соответственно карта Карно, логическая схема, реализованная в базисе Шеффера И-НЕ согласно выражению (2) и условное обозначение SR- триггера с инверсными входами. Временные диаграммы и упрощенная таблица переключений, поясняющие работу SR-триггера, приведены на рис. 2. Для устойчивой работы триггера необходимо обеспечить минимальные значения длительности входных сигналов S и R, которые не должны поступать на его вход одновременно. Если на оба входа SR-триггера будут поданы активные нулевые уровни, то на обоих его выходах вынужденно установятся высокие уровни Q+=1 и Q+=1. Однако после окончания воздействия входных сигналов триггер может равновероятно установиться в единичное либо нулевое положение, следовательно, для данного типа триггера комбинация входных сигналов S = R = 0 является запрещенной. При пассивных уровнях входных сигналов S = 1 и R = 1 триггер помнит предыдущее состояние, при этом Q+=Q , Q+=Q и триггер устанавливается в режим хранения информации.
Рассмотренные асинхронные SR-триггеры называются триггерами- защелками, такие схемы выпускаются промышленностью в сериях KP1533TP2 (аналог SN74LS279) и 1554TP2 (54AC279). Основной режим работы таких схем – режим хранения информации.
49. Цифровые компараторы.
Компаратор (comparator) предназначен для сравнения двух двоичных чисел. С помощью компаратора можно производить проверку равенства чисел или определить какое из них больше. На схемах компаратор обозначается буквами СМР либо (= =), в сериях ИМС – СП. СМР подразделяется на одноразрядные и многоразрядные. Простейшим одноразрядным компаратором является схема Исключающее ИЛИ (И2ЛИ), с помощью которой реализуется функция неравнозначности (F6(x)), и схема Исключающее ИЛИ-НЕ (И2ЛИ-НЕ), с помощью которой реализуется функция равнозначности (F9(x)). Эти функции представлены в табл. 2. На рис. 5.6 показана реализация 4-разрядного SMP, выполненного на схемах И2ЛИ и логического элементе 4ИЛИ.
При равенстве входных сигналов во всех разрядах выходной сигнал F = 0, но если хотя бы в одном разряде сигналы различны, то выходной сигнал F = 1. Компаратор, приведенный на рис. 3., осуществляет сравнение двух 4-разрядных чисел (кодов) и выполнен на основе ИМС 74LS86. Составим таблицу истинности для одноразрядного универсального СМР, который кроме констатации равенства двух чисел может определить какое из них больше.
Согласно таблицы 3 запишем логические функции, характеризующие признаки равенства или неравенства между входными числами А и В:
По полученным выражениям (3), (4) и (5) построим схему одноразрядного универсального компаратора (рис. 4.). Если на одном их выходов СМР (рис. 4.) сформирована 1, а на других выходах 0, значит на соответствующем единичном выходе получена одна их трех функций, записанные соотношениями (6) – (8).
С целью повышения разрядности компараторы соединяют последовательно, как показано на рис. 5. на примере двух 4-разрядных СМР серии 1533 СП1 (74LS85).
Для нормального функционирования многоразрядного СМР входы младших разрядов DD1 необходимо подключать как показано на рис. 5. Сигналы на межразрядных входах и выходах будут словами кода "1 из 3", так как для нормальной работы СМР только на одном выходе должен присутствовать сигнал с активным уровнем. Компараторы широко применяются в компьютерных системах сопряжения и устройствах контроля и диагностики ЭВМ.
