№ Тип архитектуры ШИНЫ ПАМЯТЬ АЛУ адр дан ПЗУ ОЗУ Адре-сация РОН(шт.) Операции 22 Принстонская 16 12 Синхро-нная Асинх-ронная Базово-индексная 20 SUB, SAL
СОДЕРЖАНИЕ ВВЕДЕНИЕ 1. РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ 1.1 Процессор 1.2 Блок памяти 1.3 Устройство ввода/вывода 1.4 Арбитр шин 1.5 КПДП 2. РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМЫ 2.1 Разработка адресных пространств 2.1.1 Основное адресное пространство 2.1.2. Адресное пространство регистров общего назначения 2.2. Разработка системы команд 2.3 Процессор 2.3.1. Блок выборки команд 2.3.2. Блок исполнения команд 2.4 Блок памяти 2.5 Блок регистров общего назначения 2.6 АЛУ 2.7 КПДП 3. ОПТИМИЗАЦИЯ МИКРО-ЭВМ 3.1 Повышение частоты работы основного тактового генератора 3.2 Сокращение длительности выполнения фаз отдельных команд 3.3 Одновременное выполнение некоторых фаз отдельных команд 3.4 Конвейерное выполнение фаз последовательностей команд ЗАКЛЮЧЕНИЕ СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ
