Форум Файлы Воскресенье, 22.12.2024 , 10:06
bsuir.info
БГУИР: Дистанционное и заочное обучение
(файловый архив)
 Вход (быстрый)
Регистрация
Категории каталога
Другое [65]
Форма входа
Поиск
Статистика
Онлайн всего: 1
Гостей: 1
Пользователей: 0
Файловый архив
Файлы » ВМСиС » Другое
ВМСиС (з.), АиЛОВТ, Контрольная работа, вар.13, 2014
Подробности о скачивании 31.10.2016, 16:15
Содержание

1. Исходные данные 3
2. Разработка алгоритма умножения 5
3. Разработка структурной схемы сумматора-умножителя 1 типа 2
4. Разработка функциональных схем основных узлов 4
4.1. Логический синтез одноразрядного четверичного умножителя 4
4.2 Логический синтез одноразрядного четверичного сумматора 8
5. Синтез ОЧС на мультиплексорах 16
6. Логический синтез преобразователя множителя (ПМ) 18
Приложение 20
Схема 1 20
Схема 2 21
Схема 3 22
Схема 4 23
Литература 24

 
1. Исходные данные
исходные сомножители: Мн = 56,59; Мт = 18,27;
алгоритм умножения: А;
метод умножения: умножение закодированного двоично-четверичного множимого на 2 разряда двоичного множителя одновременно в прямых кодах;
коды четверичных цифр множимого для перехода к двоично-четверичной системе кодирования:
04  10, 14  00, 24  11, 34  01; (Мн)
04  00, 14  01, 24  10, 34  11; (Мт)
тип синтезируемого умножителя: структурные схемы приведены для умножителя 1-го типа (ОЧУ, ОЧС, аккумулятор).
Способ минимизации и логический базис для аппаратной реализации ОЧУ (Карты Карно-Вейча) и ОЧС (метод Квайна-Мак-Ласки), ОЧС реализуется на мультиплексорах.
Функционально полный логический базис для схемы ОЧУ:
X1X2
X1  X2
Логический базис для реализации ОЧУ:

Функционально полный логический базис для схемы ОЧС:
X1 X2
Логический базис для реализации ОЧС:

Арифметические операции сложения двоично-четверичных чисел с разными знаками в дополнительных кодах и умножения на 2 разряда множителя в прямых кодах должны выполняться одним цифровым устройством, именуемым сумматор-умножитель. Учитывая то, что суммирующие узлы обязательно входят в состав умножителя, начнем синтез с разработки алгоритма умножения.
 
2. Разработка алгоритма умножения

Перевод сомножителей из десятичной системы счисления в четверичную:
Множимое:
56| 4 Мн4 =320,211
56|14| 4 Мн2/4 = 011110,110000
0 12 3 в соответствии с заданной кодировкой множимого
2

0, 59
4
2, 36
4
1, 44
4
1, 76

Множитель:

18| 4 Мт4 =102,101
16| 4| 4 Мт2/4 = 010010,010001
2 4 1 в соответствии с заданной кодировкой множителя
0

0, 27
4
1, 08
4
0, 32
4
1, 28

Запишем сомножители в форме с плавающей запятой в прямом коде:
Мн = 0, 011110110000 Рмн = 0.0001 (закодирован по заданию) +0310
Мт = 0, 010010010001 Рмт = 0.0011 (закодирован традиционно) +0310

Умножение двух чисел с плавающей запятой на 2 разряда множителя одновременно в прямых кодах сводится к сложению порядков, формированию знака произведения, преобразованию разрядов множителя согласно алгоритму и перемножению мантисс сомножителей.
Порядок произведения будет равен:
Рмн = 0.0001 03
Рмт = 0.0011 03
Р = 0.0011 12
Результат закодирован в соответствии с заданием на кодировку множимого.
Знак произведения определяется суммой по модулю два знаков сомножителей:
зн Мн  зн Мт = 0  0 = 0
Для умножения мантисс необходимо предварительно преобразовать множитель. При умножении чисел в прямых кодах диада 11 (34) заменяется на триаду 101 ̅.
Преобразованный множитель имеет вид:
Мтп4 = 00010010010001 или Мтп2 = 0102101. Перемножение мантисс по алгоритму А приведено в таблице 1.
После окончания умножения необходимо оценить погрешность вычислений. Для этого полученное произведение (Мн*Мт)4=0,100021123311 РМн*Мт = 6) приводится к нулевому порядку, а затем переводится в десятичную систему счисления:
(Мн*Мт)4 = 100021,123311
(Мн*Мт)10 = 1033,4348
Результат прямого перемножения операндов дает следующее значение:
Мн10 · Мт10 = 56,59 * 18,27 = 1033,8993
Абсолютная погрешность:
= 1033,8993 – 1033,4348 = 0,4645
Относительная погрешность:
δ=∆/(Мн∙Мт)=0,4645/1033,8993=0,00045 (δ=0,045 wacko
Эта погрешность получена за счет приближенного перевода из десятичной системы счисления в четверичную обоих сомножителей, а также за счет округления полученного результата произведения.
 
Таблица 1. Пример перемножения чисел
Четверичная с/с Двоично-четверичная с/с Комментарии
0. 0000000 0. 00 00 00 00 00 00 00 ∑0ч
0. 0320211 0. 10 01 11 10 11 00 00 П1ч=Мн*1
0. 0320211 0. 10 01 11 10 11 00 00 ∑1ч
0. 0032021 1 0. 10 10 01 11 10 11 00 00 ∑1*4-1
0. 0000000 0. 10 10 10 10 10 10 10 П2ч=Мн*0
0. 0032021 1 0. 10 10 01 11 10 11 00 00 ∑2ч
0. 0003202 11 0. 10 10 10 01 11 10 11 00 00 ∑2ч*4-1
0. 0320211 0. 10 01 11 10 11 00 00 П3ч=Мн*1
0. 0330013 11 0. 10 01 01 10 10 00 01 00 00 ∑3ч
0. 0033001 311 0. 10 10 01 01 10 10 00 01 00 00 ∑3ч*4-1
0. 1301022 0. 00 01 10 00 10 11 11 П4ч=Мн*2
0. 2000023 311 0. 11 10 10 10 10 11 01 01 00 00 ∑4ч
0. 0200002 3311 0. 10 11 10 10 10 10 11 01 01 00 00 ∑4ч*4-1
0. 0000000 0. 10 10 10 10 10 10 10 П5ч=Мн*0
0. 0200002 3311 0. 10 11 10 10 10 10 11 01 01 00 00 ∑5ч
0. 0020000 23311 0. 10 10 11 10 10 10 10 11 01 01 00 00 ∑5ч*4-1
0. 0320211 0. 10 01 11 10 11 00 00 П6ч=Мн*1
0. 1000211 23311 0. 00 10 10 10 11 00 00 11 01 01 00 00 ∑6ч
0. 0100021 123311 0. 10 00 10 10 10 11 00 00 11 01 01 00 00 ∑6ч*4-1
0. 0000000 0. 10 10 10 10 10 10 10 П7ч=Мн*0
0. 0100021 123311 0. 10 00 10 10 10 11 00 00 11 01 01 00 00 ∑7ч



3. Разработка структурной схемы сумматора-умножителя 1 типа

Данное устройство состоит из семи блоков:
регистр множителя — хранит множитель в дополнительном коде (комбинации 11 не исключены);
преобразователь множителя (ПМ)— исключает комбинации 11 поступающие из регистра множителя на вход ОЧУ;
формирователь дополнительного кода (ФДК) — формирует дополнительный код множимого, при поступлении на один из управляющих входов ФДК единичного сигнала с преобразователя множителя. Например формирование [-Мн]д , если с преобразователя множителя поступила комбинация 01;
регистр множимого — хранит множимое;
блок схем ОЧУ — предназначен для получения частичных произведений Мн*Мт;
блок схем ОЧС — предназначен для суммирования частичного произведения и частичной суммы результата;
регистр результата — хранит результат операций вычисления.
Если устройство работает как сумматор, то оба слагаемых последовательно (за 2 такта) заносятся в регистр множимого, а на управляющий вход ФДК F2 и на вход h ОЧУ поступает «1». При поступлении «1» на вход h, ОЧУ не выполняет операцию умножения, а передает без изменения на выход поступившее слагаемое. На выходах ФДК формируется дополнительный код первого операнда с учетом знака. Сумма хранится в регистре результата. Если устройство работает как сумматор, никаких сдвигов содержимого регистров не производится.
Если устройство работает как умножитель, то множимое и множитель помещаются в соответствующие регистры, а на управляющий вход ФДК F2 и вход h ОЧУ поступает «0». Диада множителя поступает на входы ПМ. ПМ исключает из множителя диады 11, заменив их на триады 10 . В случае образования единицы переноса в старшую диаду множителя. Если текущая диада 11, то она преобразуется в 0 на выход 1 ПМ поступает единица, которая впоследствии будет добавлена в старшую диаду множителя при ее преобразовании. Выход 2 ПМ переходит в единичное состояние. Далее этот единичный сигнал поступает на вход F1 ФДК и на выходах ФДК формируется дополнительный код множимого с обратным знаком (умножение на -1). Принцип работы ФДК в зависимости от управляющих сигналов приведен ниже.
Сигналы на входах ФДК Результат на выходах ФДК
F1 F2
0 0 Дополнительный код множимого
0 1 Дополнительный код слагаемого
1 0 Меняется знак Мн
1 1 Меняется знак слагаемого

На выходах 3,4 ПМ формируются диады преобразованного множителя, которые поступают на входы ОЧУ вместе с диадами множимого. На выходах ОЧУ формируется результат умножения диад Мн * Мт Максимальной цифрой в диаде преобразованного множителя является двойка, поэтому перенос, формируемый ОЧУ, может быть только двоичным: 3*2=12.Затем в ОЧС складываются сигналы с выходов ОЧУ с сигналами переноса из младшего разряда. С ОЧС сигналы поступают в регистр аккумулятор.
В регистре множителя в конце каждого такта умножения содержимое сдвигается на два двоичных разряда, и в последнем такте умножения регистр обнуляется.

 
4. Разработка функциональных схем основных узлов

4.1. Логический синтез одноразрядного четверичного умножителя
ОЧУ - это комбинационное устройство, имеющее 5 входов и 3 выхода:
2 разряда из регистра Мн, преобразованные в ФДК;
2 разряда из регистра Мт, преобразованные в ПМ;
управляющий вход h.
Разряды множителя закодированы в обыкновенной двоичной с/с:
0 - 00; 1 - 01; 2 - 10; 3 - 11.
Разряды множимого закодированы в соответствии с заданием:
0 - 10; 1 - 01; 2 - 00; 3 - 11.
Управляющий вход h определяет тип операции:
0 - умножение закодированных цифр, поступивших на информационные входы ОЧУ.
1 - вывод на выходы без изменения значения разрядов, поступивших из регистра множимого.
Принцип работы ОЧУ описывается с помощью таблицы истинности (таблица №2).
В таблице выделено 8 безразличных набора, т.к. на входы ОЧУ из разрядов множителя не может поступить код 11.
Проведём минимизацию переключательных функций картами Карно-Вейча. Для проведения минимизации переключательных функций необходимо выделить те наборы переменных, где функция принимает единичное значение. Также необходимо включить и все безразличные наборы, то есть наборы, которые не могут прийти на вход схемы ОЧУ.

Таблица №2
Мн Мт Упр Старшие разряды Младшие разряды Пример операции
в четверичной с/с
x1 x2 y1 y2 h P1 P2 P3 P4
0 0 0 0 0 1 0 1 0 1·0=00
0 0 0 0 1 1 0 0 0 Выход - код «01»
0 0 0 1 0 1 0 0 0 1·1=01
0 0 0 1 1 1 0 0 0 Выход - код «01»
0 0 1 0 0 1 0 1 1 1·2=02
0 0 1 0 1 1 0 0 0 Выход - код «01»
0 0 1 1 0 1 0 0 1 1·3=03
0 0 1 1 1 1 0 0 0 Выход - код «01»
0 1 0 0 0 1 0 1 0 3·0=00
0 1 0 0 1 1 0 0 1 Выход - код «03»
0 1 0 1 0 1 0 0 1 3·1=03
0 1 0 1 1 1 0 0 1 Выход - код «03»
0 1 1 0 0 0 0 1 1 3·2=12
0 1 1 0 1 1 0 0 1 Выход - код «03»
0 1 1 1 0 1 1 0 0 3·3=21
0 1 1 1 1 1 0 0 1 Выход - код «03»
1 0 0 0 0 1 0 1 0 0·0=00
1 0 0 0 1 1 0 1 0 Выход - код «00»
1 0 0 1 0 1 0 1 0 0·1=00
1 0 0 1 1 1 0 1 0 Выход - код «00»
1 0 1 0 0 1 0 1 0 0·2=00
1 0 1 0 1 1 0 1 0 Выход - код «00»
1 0 1 1 0 1 0 1 0 0·3=00
1 0 1 1 1 1 0 1 0 Выход - код «00»
1 1 0 0 0 1 0 1 0 2·0=00
1 1 0 0 1 1 0 1 1 Выход - код «02»
1 1 0 1 0 1 0 1 1 2·1=02
1 1 0 1 1 1 0 1 1 Выход - код «02»
1 1 1 0 0 0 0 1 0 2·2=10
1 1 1 0 1 1 0 1 1 Выход - код «02»
1 1 1 1 0 0 0 1 1 2·3=12
1 1 1 1 1 1 0 1 1 Выход - код «02»

Минимизация функции P1 картами Вейча:

Х1


Y1 1 1 1 0 0 1 1 1
Х Х Х Х Х Х Х Х Y2
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1

X2
h h

Минимизировав функцию, получим:

Р1 = (X_2 ) ̅+(Y_1 ) ̅+h
Эффективность минимизации можно оценить отношением числа входов схем, реализующих переключательную функцию до и после минимизации:
К=(5+2*5+2)/12=1,42

Минимизация функции P3 картами Карно:
Y1 Y2 h
X1X2 000 001 011 010 110 111 101 100
00 1 0 0 0 X X 0 1
01 1
0 0 0 X X 0 1
11 1 1 1
1 X X 1 1

10 1 1 1 1 X X 1 1


P3 = X ̅_(1 ) Y ̅_(2 ) h ̅+X_1
Эффективность минимизации:
К=(5+16*5+16)/12=8,42

Минимизация функции P4 картами Карно:
Y1 Y2 h
X1X2 000 001 011 010 110 111 101 100
00
X
1
01 1 1 1 X X 1 1
11 1 1 1 X
X 1 1
10
X X


P4= X_2 h+X_2 Y_2 h ̅+X_2 Y_1 (Y_2 ) ̅h ̅+X ̅_1 X ̅_2 Y_1 Y ̅_2 h ̅
Эффективность минимизации:
К=(5+10*5+10)/32=2,03

Преобразуем функции Р1, Р2, Р3, Р4 к заданному логическому базису:
Р_1=((X_2 ) ̅ ̅*(Y_1 ) ̅ ̅*h ̅ ) ̅=1⨁[(1⨁(1⨁X_2 ))*(1⨁(1⨁Y_1 ))*h]
P_2=0
P_3=(((X_1 ) ̅ (Y_2 ) ̅( h) ̅ ) ̅*(Х_1 ) ̅ ) ̅=1⨁[1⨁((1⨁X_1 )(1⨁Y_2 )(1⨁h))*(1⨁X_1 )]
"Р" _"4" "=" (("X" _"2" "h" ) ̅"*" ("X" _"2" "Y" _"2" "h" ̅ ) ̅"*" ("X" _"2" "Y" _"1" ("Y" _"2" ) ̅"h" ̅ ) ̅"*" ("X" ̅_"1" " " "X" ̅_"2" " " "Y" _"1" " " "Y" ̅_"2" " " "h" ̅ ) ̅ ) ̅"=1⨁" [("1⨁" ("X" _"2" "h" ))"*" ("1⨁" ("X" _"2" "Y" _"2" ("1⨁h" )))**("1⨁" ("X" _"2" "Y" _"1" ("1⨁" "Y" _"2" )("1⨁h" )))"*" ("1⨁" (("1⨁" "X" _"1" )("1⨁" "X" _"2" ) "Y" _"1" ("1⨁" "Y" _"2" )("1⨁h" )))]
Построение функциональной схемы ОЧУ состоит из объединения функциональных схем для каждого выхода. Построенная схема – схема 1.

4.2 Логический синтез одноразрядного четверичного сумматора

ОЧС - это комбинационное устройство, имеющее 5 входов и 3 выхода:
2 разряда одного слагаемого (множимого);
2 разряда второго слагаемого (регистр результата);
вход переноса из младшего ОЧС.
Принцип работы ОЧС описывается с помощью таблицы истинности (таблица №3).
Разряды обоих слагаемых закодированы: 0 – 10; 1 – 00; 2 -11; 3 -01.
Таблица истинности ОЧС
Таблица №3
A1 A2 B1 B2 p П S1 S2 Пример операции в четверичной с/с
0 0 0 0 0 0 1 1 1+1+0=02
0 0 0 0 1 0 0 1 1+1+1=03
0 0 0 1 0 1 1 0 1+3+0=10
0 0 0 1 1 1 0 0 1+3+1=11

0 0 1 0 0 0 0 0 1+0+0=01
0 0 1 0 1 0 1 1 1+0+1=02

0 0 1 1 0 0 0 1 1+2+0=03
0 0 1 1 1 1 1 0 1+2+1=10
0 1 0 0 0 1 1 0 3+1+0=10
0 1 0 0 1 1 0 0 3+1+1=11
0 1 0 1 0 1 1 1 3+3+0=12
0 1 0 1 1 1 0 1 3+3+1=13
0 1 1 0 0 0 0 1 3+0+0=03
0 1 1 0 1 1 1 0 3+0+1=10
0 1 1 1 0 1 0 0 3+2+0=11
0 1 1 1 1 1 1 1 3+2+1=12
1 0 0 0 0 0 0 0 0+1+0=01
1 0 0 0 1 0 1 1 0+1+1=02
1 0 0 1 0 0 0 1 0+3+0=03
1 0 0 1 1 1 1 0 0+3+1=10
1 0 1 0 0 0 1 0 0+0+0=00
1 0 1 0 1 0 0 0 0+0+1=01
1 0 1 1 0 0 1 1 0+2+0=02
1 0 1 1 1 0 0 1 0+2+1=03
1 1 0 0 0 0 0 1 2+1+0=03
1 1 0 0 1 1 0 0 2+1+1=10
1 1 0 1 0 1 1 0 2+3+0=11
1 1 0 1 1 1 1 1 2+3+1=12
1 1 1 0 0 0 1 1 2+0+0=02
1 1 1 0 1 0 0 1 2+0+1=03
1 1 1 1 0 1 1 0 2+2+0=10
1 1 1 1 1 1 0 0 2+2+1=11
В ОЧС на информационные входы не могут прийти коды 2 и 3, поэтому в схеме появляются безразличные наборы.
Минимизацию выходов ОЧС проведем с помощью метода Квайна-Мак-Ласки.
Минимизация выхода П
Заменим все конституенты единицы их двоичными номерами (в скобках термы, на которых функция не определена):
К={(00010), (00011), (00111), 01000, 01001, (01010), (01011), 01101, (01110), (01111), (10011), 11001, (11010), (11011), (11110), (11111)}.
Выполним разбиение комплекса К на группы. Признаком образования i - й группы является количество единиц в двоичном номере конституенты единицы.
Номер группы Двоичные номера
конституент единицы
1 (00010), 01000
2 (00011), 01001, (01010)
3 (00111), (01011), 01101, (01110), (10011), 11001, (11010)
4 (01111), (11011), (11110)
5 (11111)

Попарно сравним соседние по номеру группы.

К02
К01 (00011) 01001 (01010)
(00010) 0001* 0*010
01000 0100* 010*0

К03
К02 (00111) (01011) 01101 (01110) (10011) 11001 (11010)
(00011) 00*11 0*011 *0011
01001 010*1 01*01 *1001
(01010) 0101* 01*10 *1010

К03
К04 (00111) (01011) 01101 (01110) (10011) 11001 (11010)
(01111) 0*111 01*11 011*1 0111*
(11011) *1011 1*011 110*1 1101*
(11110) *1110 11*10

К04
К05 (01111) (11011) (11110)
(11111) *1111 11*11 1111*

Термы, на которых функция не определена и которые склеились между собой, обозначены серым. Функция на этих наборах переменных должна быть доопределена как имеющая нулевые значения и, следовательно, из дальнейшего рассмотрения должны быть исключены эти импликанты.
Далее формируем новые группы кубов в зависимости от положения свободной координаты и сравниваем их внутри каждой группы.
К11 К12 К13 К14 К15
*1001 01*01 010*0 0100*
010*1
011*1
110*1

*1001 01*01 010** 0100*
01**1
*10*1

К21 = {*1001, 01*01, 010**, 01**1, *10*1, 0100*}
Строим импликантную таблицу. Формирование минимального покрытия сводится к выявлению обязательных простых импликант и построению на их основе тупиковых форм.

Простые импликанты Конституенты единицы
01000 01001 01101 11001
*1001 * *
01*01 * *
010**  
01**1  
*10*1  
0100* * *

Fmin = {010**, 01**1, *10*1}
Fmin = (А_1 ) ̅А_2 (В_1 ) ̅+(А_1 ) ̅А_2 р+А_2 (В_1 ) ̅р
Эффективность минимизации:
К=(5+4*5+4)/14=2,07
Минимизация выхода S1.
Заменим все конституенты единицы их двоичными номерами (в скобках термы, на которых функция не определена):
K = {00000, (00011), 00101, (00111), 01000, (01010), 01101, (01111), 10001, (10011), 10100, (10110), (11010), (11011), 11100, (11110)}
Выполним разбиение комплекса К на группы. Признаком образования i - й группы является количество единиц в двоичном номере конституенты единицы.

Номер группы Двоичные номера
конституент единицы
0 00000
1 01000
2 (00011), 00101, (01010), 10001, 10100
3 (00111), 01101, (10011), (10110), (11010), 11100
4 (01111), (11011), (11110)
Попарно сравним соседние по номеру группы.

К01
К00 01000
00000 0*000

К02
К01 (00011) 00101 (01010) 10001 10100
01000 010*0

К02
К03 (00011) 00101 (01010) 10001 10100
(00111) 00*11 001*1
01101 0*101
(10011) *0011 100*1
(10110) 101*0
(11010) *1010
11100 1*100

К04
К03 (01111) (11011) (11110)
(00111) 0*111
01101 011*1
(10011) 1*011
(10110) 1*110
(11010) 1101* 11*10
11100 111*0

Термы, на которых функция не определена и которые склеились между собой, обозначены серым. Функция на этих наборах переменных должна быть доопределена как имеющая нулевые значения и, следовательно, из дальнейшего рассмотрения должны быть исключены эти импликанты.
Далее формируем новые группы кубов в зависимости от положения свободной координаты и сравниваем их внутри каждой группы.

К12 К14
0*000 001*1
0*101 010*0
1*100 100*1
101*0
011*1
111*0

0*000 0*1*1
0*101 1*1*0
1*100 010*0
100*1

К21 = {0*000, 0*101, 1*100, 0*1*1, 1*1*0, 010*0, 100*1}

Простые импликанты Конституенты единицы
00000 00101 01000 01101 10001 10100 11100
0*000  
0*101 * *
1*100 * *
0*1*1  
1*1*0  
010*0 *
100*1 
Строим импликантную таблицу. Формирование минимального покрытия сводится к выявлению обязательных простых импликант и построению на их основе тупиковых форм.

Fmin = {0*000, 0*1*1, 1*1*0, 100*1}
Fmin =А ̅_1 В ̅_1 В ̅_2 р ̅ + (А_1 ) ̅В_1 р + А_1 В_1 р ̅ + А_1 (А_2 ) ̅ (В_1 ) ̅р
Эффективность минимизации:
К=(5+7*5+7)/23=2,04

Минимизация выхода S2
Заменим все конституенты единицы их двоичными номерами (в скобках термы, на которых функция не определена):
К = {00000, 00001, 00101, (00110), (01010), (01011), 01100, (01111), 10001, (10010), (10110), (10111), 11000, (11011), 11100, 11101}
Номер группы Двоичные номера
конституент единицы
0 00000
1 00001
2 00101, (00110), (01010), 01100, 10001, (10010), 11000
3 (01011), (10110), 11100
4 (01111), (10111), (11011), 11101

Попарно сравним соседние по номеру группы.
К01
К00 00001
00000 0000*

К01
К02 00001
00101 00*01
(00110)
(01010)
01100
10001 *0001
(10010)
11000

К03
К02 (01011) (10110) 11100
00101
(00110) *0110
(01010) 0101*
01100 *1100
10001
(10010) 10*10
11000 11*00

К03
К04 (01011) (10110) 11100
(01111) 01*11
(10111) 1011*
(11011) *1011
11101 1110*

Термы, на которых функция не определена и которые склеились между собой, обозначены серым. Функция на этих наборах переменных должна быть доопределена как имеющая нулевые значения и, следовательно, из дальнейшего рассмотрения должны быть исключены эти импликанты.
Далее формируем новые группы кубов в зависимости от положения свободной координаты и сравниваем их внутри каждой группы.
К11 К13 К15
*0001 00*01 0000*
*1100 11*00 1110*

*0001 00*01 0000*
*1100 11*00 1110*

К21 = {*0001, *1100, 00*01, 11*00, 0000*, 1110*}

Простые имп
ликанты Конституенты единицы
00000 00001 00101 01100 10001 11000 11100 11101
*0001  
*1100  
00*01  
11*00  
0000*  
1110*  

Все первичные импликанты являются существенными.
Fmin = {*0001, *1100, 00*01, 11*00, 0000*, 1110*}
Fmin = А ̅_2 В ̅_1 В ̅_2 р+А_2 В_1 В ̅_2 р ̅+А ̅_1 А ̅_2 В ̅_2 р+ А_1 А_2 В ̅_2 р ̅+ А ̅_1 А ̅_2 В ̅_1 В ̅_2+ А_1 А_2 В_1 (В_2 ) ̅
Эффективность минимизации:
К=(5+8*5+8)/35=1,51
Преобразуем П, S1, S2 к заданному логическому базису:
П = (((А_1 ) ̅А_2 (В_1 ) ̅ ) ̅* ((А_1 ) ̅А_2 р) ̅* (А_2 (В_1 ) ̅р) ̅ ) ̅
S1 = ((А ̅_1 В ̅_1 В ̅_2 р ̅ ) ̅*((А_1 ) ̅В_1 р) ̅*(А_1 В_1 р ̅ ) ̅*(А_1 (А_2 ) ̅ (В_1 ) ̅р) ̅ ) ̅
S2 = ((А ̅_2 В ̅_1 В ̅_2 р) ̅*(А_2 В_1 В ̅_2 р ̅ ) ̅*(А ̅_1 А ̅_2 В ̅_2 р) ̅* (А_1 А_2 В ̅_2 р ̅ ) ̅* (А ̅_1 А ̅_2 В ̅_1 В ̅_2 ) ̅* (А_1 А_2 В_1 (В_2 ) ̅ ) ̅ ) ̅
Построение функциональной схемы ОЧУ состоит из объединения функциональных схем для каждого выхода. Построенная схема – схема 2.

5. Синтез ОЧС на мультиплексорах
Для получения и минимизации переключательных функций, которые формируют сигналы, подаваемые на информационные входы мультиплексора, используется следующая таблица:

A1 A2 B1 B2 p П S1 S2
0 0 0 0 0 0 1 1
0 0 0 0 1 0 0 1 I0
0 0 0 1 0 1 1 0
0 0 0 1 1 1 0 0
0 0 1 0 0 0 0 0
0 0 1 0 1 0 1 1 I1
0 0 1 1 0 0 0 1
0 0 1 1 1 1 1 0
0 1 0 0 0 1 1 0
0 1 0 0 1 1 0 0 I2
0 1 0 1 0 1 1 1
0 1 0 1 1 1 0 1
0 1 1 0 0 0 0 1
0 1 1 0 1 1 1 0 I3
0 1 1 1 0 1 0 0
0 1 1 1 1 1 1 1
1 0 0 0 0 0 0 0
1 0 0 0 1 0 1 1 I4
1 0 0 1 0 0 0 1
1 0 0 1 1 1 1 0
1 0 1 0 0 0 1 0
1 0 1 0 1 0 0 0 I5
1 0 1 1 0 0 1 1
1 0 1 1 1 0 0 1
1 1 0 0 0 0 0 1
1 1 0 0 1 1 0 0 I6
1 1 0 1 0 1 1 0
1 1 0 1 1 1 1 1
1 1 1 0 0 0 1 1
1 1 1 0 1 0 0 1 I7
1 1 1 1 0 1 1 0
1 1 1 1 1 1 0 0
Функция П Функция S1 Функция S2
I0 B2 p ̅ (B_2 ) ̅
I1 B2 p p
I2 (B_2 ) ̅ p ̅ B2
I3 p p p ̅
I4 B2 p p
I5 B2 p ̅ B2
I6 p B2 p ̅
I7 B2 p ̅ (B_2 ) ̅

Мультиплексор для переключательной функции пяти переменных представлен на схеме 3.
6. Логический синтез преобразователя множителя (ПМ)
Преобразователь множителя служит для исключения из множителя диады 11, заменяя ее на триаду 101 ̅.

Схематическое изображение ПМ

р П

A1 ПМ М

А2 S1

S2

Таблица истинности ПМ
Входы ПМ Выходы ПМ
А1 А2 р П S1 S2 M
0 0 0 0 0 0 0
0 0 1 0 0 1 0
0 1 0 0 0 1 0
0 1 1 0 1 0 0
1 0 0 0 1 0 0
1 0 1 1 0 1 1
1 1 0 1 0 1 1
1 1 1 1 0 0 0

Минимизируем выходы, используя карты Карно:

A2p
A1 00 01 11 10
0


1 1 1 1
П = A_1 p+A_1 A_2 p ̅

A2p
A1 00 01 11 10
0 1
1 1
S1 = (А_1 ) ̅А_2 р+А_1 (А_2 р) ̅

A2p
A1 00 01 11 10
0 1 1

1 1
1
S2 = (А_2 ) ̅р+А_2 р ̅

A2p
A1 00 01 11 10
0
1 1 1
М = А_1 (А_2 ) ̅р+ А_1 А_2 р ̅

Запишем функции в заданном базисе:
П = A_1 p+A_1 A_2 p ̅=(A_1 p+A_1 A_2 p ̅ ) ̅ ̅=((A_1 p) ̅*(A_1 A_2 p ̅ ) ̅ ) ̅
S1 = (А_1 ) ̅А_2 р+А_1 (А_2 р) ̅=((А_1 ) ̅А_2 р+А_1 (А_2 р) ̅ ) ̅ ̅=(((А_1 ) ̅А_2 р) ̅*(А_1 (А_2 р) ̅ ) ̅ ) ̅
S2 = (А_2 ) ̅р+А_2 р ̅=((А_2 ) ̅р+А_2 р ̅ ) ̅ ̅=(((А_2 ) ̅р) ̅*(А_2 р ̅ ) ̅ ) ̅
М = А_1 (А_2 ) ̅р+ А_1 А_2 р ̅=(А_1 (А_2 ) ̅р+ А_1 А_2 р ̅ ) ̅ ̅=((А_1 (А_2 ) ̅р) ̅* (А_1 А_2 р ̅ ) ̅ ) ̅
Реализация ПМ представлена на схеме 4.

 
Приложение
Схема 1
Функциональная схема ОЧУ

 
Схема 2
Функциональная схема ОЧС

 
Схема 3
Мультиплексор

 
Схема 4
Переключатель множителя

 
Литература

Савельев А.Я. Арифметические и логические основы цифровых автоматов. – М.: Высшая школа, 1980.
Цифровые интегральные микросхемы: Справ./М. И. Богданович, И. Н. Грель, В. А. Прохоренко, В. В. Шалимо. – Мн.: Беларусь, 1991.
Методические указания к курсовой работе по курсу “Прикладная теория цифровых автоматов” для специальности “Электронные вычислительные ситемы”. /Соcт: И. И. Обросов, А. А. Шостак, А. П. Синявский. – Мн.: МРТИ, 1986.
Методические указания к курсовому проекту по курсу “Арифметические и логические основы вычислительной техники” для студентов специальности ”Вычислительные машины, системы и сети”. /Сост.: Лукъянова И.В. и др. - Мн.: БГУИР, 2001.
Категория: Другое | Добавил: tequilarusa
Просмотров: 1801 | Загрузок: 10
Всего комментариев: 0
Добавлять комментарии могут только зарегистрированные пользователи.
[ Регистрация | Вход ]